Математические модели и методы проектирования архитектуры сверхбольших интегральных схем — различия между версиями
Материал из Кафедра математической кибернетики
PodymovVV (обсуждение | вклад) |
PodymovVV (обсуждение | вклад) м |
||
(не показаны 9 промежуточные версии 1 участника) | |||
Строка 1: | Строка 1: | ||
− | + | [[Категория:Лекционные курсы кафедры МК]] | |
+ | [[Категория:Магистерская программа Дискретные управляющие системы и их приложения]] | ||
− | + | Обязательный курс для студентов группы 518/2. | |
− | + | Руководитель: [[Подымов Владислав Васильевич| Подымов В.В.]] | |
− | + | ||
− | + | Актуальность информации: '''весенний семестр 2019/2020 учебного года'''. | |
− | + | Для доступа к материалам курса (слайдам лекций, тексту практических заданий, критериям оценки, ...) обратитесь к [[Подымов Владислав Васильевич| Подымову В.В.]]. | |
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | = Рабочая программа для устного опроса = | |
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
− | + | ||
# Конвейер: | # Конвейер: | ||
− | #* пять классических стадий | + | #* пять классических стадий выполнения команд (выборка, декодирование, исполнение, доступ к памяти, запись в регистр), |
#* латентность и производительность, | #* латентность и производительность, | ||
#* конфликты (структурные, по данным, по управлению), | #* конфликты (структурные, по данным, по управлению), | ||
#* пересылка значений, | #* пересылка значений, | ||
#* спекулятивное исполнение. | #* спекулятивное исполнение. | ||
− | |||
− | |||
− | |||
− | |||
− | |||
# Общая организация памяти: | # Общая организация памяти: | ||
#* современное устройство ячеек памяти, | #* современное устройство ячеек памяти, | ||
Строка 134: | Строка 37: | ||
#* механизмы защиты доступа к памяти, | #* механизмы защиты доступа к памяти, | ||
#* буфер ассоциативной трансляции, | #* буфер ассоциативной трансляции, | ||
− | #* виртуальная и физическая кэш-память, | + | #* виртуальная и физическая кэш-память, проблема синонимичности (aliasing), |
− | #* хэшированные таблицы страниц | + | #* хэшированные таблицы страниц. |
# Прерывания: | # Прерывания: | ||
#* общее понятие прерывания, точное прерывание, | #* общее понятие прерывания, точное прерывание, | ||
Строка 142: | Строка 45: | ||
#* классификация точных прерываний: синхронные и асинхронные, вызываемые и вынужденные, маскируемые и немаскируемые, возобновляемые и терминальные, | #* классификация точных прерываний: синхронные и асинхронные, вызываемые и вынужденные, маскируемые и немаскируемые, возобновляемые и терминальные, | ||
#* влияние прерываний на устройство других архитектурных концепций. | #* влияние прерываний на устройство других архитектурных концепций. | ||
− | # | + | # Ввод-вывод: |
− | #* | + | #* виды шин ввода-вывода, |
− | #* | + | #* способы организации ввода-вывода (включение в систему команд, ввод-вывод через память), |
− | + | #* управляющий регистр и регистр данных ввода-вывода, | |
− | + | #* механизмы ожидания готовности ввода-вывода: поллинг, прерывания. | |
− | + | # Внеочередное исполнение команд: | |
− | + | #* параллелизм на уровне команд и сравнение производительности процессора с внеочередным и очередным исполнениями команд, | |
− | #* управляющий регистр и регистр данных, | + | #* конфликты конвейера при введении внеочередного исполнения, |
− | #* механизмы ожидания готовности | + | #* табличный алгоритм: стадии конвейера, буфер команд, конфликты и их разрешение, производительность, |
− | # | + | #* алгоритм Томасуло: стадии конвейера, буфер команд, станции резервирования, конфликты и их разрешение, производительность. |
− | #* | + | |
− | #* | + | |
− | #* | + | |
− | #* | + | |
− | + | ||
− | + | ||
− | + |
Версия 16:17, 13 февраля 2020
Обязательный курс для студентов группы 518/2.
Руководитель: Подымов В.В.
Актуальность информации: весенний семестр 2019/2020 учебного года.
Для доступа к материалам курса (слайдам лекций, тексту практических заданий, критериям оценки, ...) обратитесь к Подымову В.В..
Рабочая программа для устного опроса
- Конвейер:
- пять классических стадий выполнения команд (выборка, декодирование, исполнение, доступ к памяти, запись в регистр),
- латентность и производительность,
- конфликты (структурные, по данным, по управлению),
- пересылка значений,
- спекулятивное исполнение.
- Общая организация памяти:
- современное устройство ячеек памяти,
- современная организация доступа к ячейкам памяти,
- область применения различных видов памяти,
- характеристики производительности памяти: латентность, частота доступа, пропускная способность, время доступа, время передачи, время цикла.
- Кэш-память:
- пространственная и временная локальность доступа к памяти,
- основные понятия: строка, тэг, попадание, промах, конфликты и вытеснение,
- производительность кэша: частоты и задержки, связанные с попаданиями и промахами кэша,
- виды кэша: прямого отображения, полностью ассоциативный, полуассоциативный,
- классификация промахов кэша (Three Cs),
- политика вытеснения и политика записи,
- иерархия кэш-памяти, эксклюзивный и инклюзивный кэш,
- оптимизация доступа к кэш-памяти: конвейеризация, кэш вытеснения (victim cache), буфер записи, предвыборка, многопортовый кэш, банки кэш-памяти, неблокирующий кэш.
- Виртуальная память:
- физическая (абсолютная) и виртуальная адресация,
- трансляция адресов, страницы памяти, таблицы страниц, каскады таблиц,
- механизмы защиты доступа к памяти,
- буфер ассоциативной трансляции,
- виртуальная и физическая кэш-память, проблема синонимичности (aliasing),
- хэшированные таблицы страниц.
- Прерывания:
- общее понятие прерывания, точное прерывание,
- прерывания, исключения и ловушки,
- обработчик прерываний, механизмы обработки прерываний,
- классификация точных прерываний: синхронные и асинхронные, вызываемые и вынужденные, маскируемые и немаскируемые, возобновляемые и терминальные,
- влияние прерываний на устройство других архитектурных концепций.
- Ввод-вывод:
- виды шин ввода-вывода,
- способы организации ввода-вывода (включение в систему команд, ввод-вывод через память),
- управляющий регистр и регистр данных ввода-вывода,
- механизмы ожидания готовности ввода-вывода: поллинг, прерывания.
- Внеочередное исполнение команд:
- параллелизм на уровне команд и сравнение производительности процессора с внеочередным и очередным исполнениями команд,
- конфликты конвейера при введении внеочередного исполнения,
- табличный алгоритм: стадии конвейера, буфер команд, конфликты и их разрешение, производительность,
- алгоритм Томасуло: стадии конвейера, буфер команд, станции резервирования, конфликты и их разрешение, производительность.