Языки описания схем — различия между версиями
DanilovB (обсуждение | вклад) (→Дополнительная литература) |
DanilovB (обсуждение | вклад) |
||
| Строка 1: | Строка 1: | ||
Курс по магистерской программе Дискретные управляющие системы и их приложения. | Курс по магистерской программе Дискретные управляющие системы и их приложения. | ||
| − | Чтение курса обеспечивается кафедрой математической кибернетики, лектор к.т.н. Мелик-Адамян Арег Фрикович (areg@cs.msu.ru). | + | Чтение курса обеспечивается кафедрой математической кибернетики, лектор — к.т.н. Мелик-Адамян Арег Фрикович (areg@cs.msu.ru). |
Объем курса 32 ч. Начало курса 01.09.2015, ауд. 704, время уточняется. | Объем курса 32 ч. Начало курса 01.09.2015, ауд. 704, время уточняется. | ||
Версия 22:14, 31 августа 2015
Курс по магистерской программе Дискретные управляющие системы и их приложения.
Чтение курса обеспечивается кафедрой математической кибернетики, лектор — к.т.н. Мелик-Адамян Арег Фрикович (areg@cs.msu.ru).
Объем курса 32 ч. Начало курса 01.09.2015, ауд. 704, время уточняется.
Цель курса — знакомство студентов с основами проектирования цифровых схем с использованием языка Verilog. Курс решает следующие задачи: понять принципы и методологии цифрового проектирования на уровнях вентильном и схемотехническом с использованием как комбинационной, так и последовательной логики, познакомиться с современными инструментами проектирования, понять принципы тактирования и управления состояниями схем, понять принципы и методологии специфицирования схем и синтеза схем на логическом уровне. Сформировать системное представления об высокоуровневой методологии проектирования цифровых схем.
Структура и содержание курса
| № | Темы | Трудоёмкость в зач. ед.
(количество часов) |
|---|---|---|
| 1 | Введение в курс. Цифровая схема. Понятие маршрута проектирования. Типы цифровых схем. Процесс изготовления схем | 2 |
| 2 | Элементы синхронного цифрового проектирования – вентили, элементарные логические схемы | 2 |
| 3 | Введение в язык Verilog | 2 |
| 4 | Последовательные схемы | 2 |
| 5 | Введение в симуляцию и синтез. Синтез в ПЛИС | 4 |
| 6 | Комбинационные схемы | 2 |
| 7 | Управление синхросигналом (timing) | 2 |
| 8 | Элементы АЛУ: сумматоры, умножители, регистры | 2 |
| 9 | Проектирование конечного автомата. Проектирование однотактового процессора типа MIPS | 4 |
| 10 | Параллелизм и конвейеризация. Внешние интерфейсы | 2 |
| 11 | Проектирование памяти, и их интеграция в единую цифровую систему | 2 |
Основная литература
- Harris, Harris, Digital Design and Computer Architecture, 2nd Edition, Elseveir, 2013
- Thomas, Moorby, The Verilog Hardware Description Language, 5th Edition, Springer, 2008
Дополнительная литература
- S. Palnitkar, Verilog HDL, 2nd Edition, 2003
- F. Vahid, Digital Design with RTL Design, VHDL, and Verilog 2nd Edition, Wiley, 2010
- J. Hennesy, D. Patterson, Computer Organization and Design: The Hardware/Software Interface, 5th Edition, Morgan Kaufmann, 2013
