

**Список вопросов к экзамену по курсу**  
**«Математические модели и методы логического синтеза СБИС»**  
**(осенний семестр 2019-2020 уч. года; группа 518/2;**  
**лектор – к.ф.-м.н., доц. Шуплецов М.С.)**

**Часть I. Задача проектирования цифровых СБИС и связанные с ней модели дискретных управляющих систем**

1. Общие сведения о проектировании цифровых СБИС, средства автоматизации проектирования. Основные стратегии проектирования цифровых СБИС.
2. Методология проектирования на основе стандартных элементов (ячеек). Программируемые логические интегральные схемы. Системы на кристалле.
3. Уровни абстракции при проектировании цифровых СБИС. Математические модели, используемые для описания различных уровней абстракции цифровой СБИС. Комбинационные и последовательные схемы.
4. Упрощенный маршрут проектирования современных цифровых СБИС.
5. Меры качества разработки цифровых СБИС. Параметры, оптимизируемые при проектировании СБИС. Источники шума в СБИС, влияние шума на цифровые СБИС.
6. N- и P-канальные транзисторы, их проводимость. Логические схемы НЕ, 2-НЕ-ИЛИ и др. Передаточная характеристика по напряжению, запас устойчивости по шуму и поглощение шума на примере КМОП инвертора.
7. Структура и функционирование КМОП-схемы общего вида, правильные комбинационные КМОП-схемы.
8. Синтез комбинационных КМОП-схем на основе структурного моделирования контактных схем (КС), итеративно-контактных схем (ИКС) и схем из функциональных элементов (СФЭ). Примеры и сравнительный анализ разных типов структурного моделирования (СФЭ, КС и ИКС).
9. Связь между логическим и транзисторным уровнем, понятие о технологической библиотеке.
10. Представление об RC-схемах и их задержке, временной анализ транзисторных схем. Логическая и транзисторная схемы асинхронной ячейки памяти(зашелки), ее функционирование. Схема D-триггера и его связь с единичной задержкой.

**Часть II. Логическая оптимизация логических схем**

11. Различные способы представления функций алгебры логики (ФАЛ) (таблицы истинности, формулы, двоичные решающие диаграммы, схемы из функциональных элементов). Сравнение указанных представлений и их ограничения.
12. Комбинационные логические сети (КЛС). Задача оптимизации КЛС (различные постановки задач, функционалы качества при оптимизации КЛС). Основные типы

преобразований КЛС: исключение, разложение, экстракция, упрощение и подстановка.

13. Конъюнктивно-инверсные графы (And-Inverter Graphs (AIG)). Связь AIG со СФЭ в базе Поста. Структурное хэширование AIG. Основные типы преобразования AIG. Алгоритмы минимизации AIG.
14. Синхронные логические схемы (СЛС). Связь СЛС со схемами из функциональных элементов и элементов задержки. Алгоритмы временной оптимизации СЛС (Retiming).

### **Часть III. Привязка логической схемы к библиотеке**

15. Общая постановка задачи. Общая схема решения (этапы решения). Приведение схемы(decomposition), разбиение схемы(partitioning), поиск соответствий(matching), поиск оптимального покрытия(covering).
16. Поиск структурных соответствий (structural matching). Постановка задачи. Рекурсивный алгоритм поиска структурных соответствий.
17. Задача поиска подстроки в строки. Алгоритм Ахо-Корасик. Кодирование деревьев при помощи строк. Поиск структурных соответствий при помощи алгоритма Ахо-Корасик.
18. Задача привязки логической схемы к библиотеке при проектировании устройств на базе программируемых логических интегральных схем. Основные подходы к ее решению.

### **Часть IV. Тестирование и верификация логических схем**

19. Задачи верификации и тестирования логических схем и основные подходы к ее решению. Методы автоматической генерации тестов для схем.
20. Задача выполнимости булевых формул. Основные принципы и подходы к построению эффективных программ для решения указанной задачи.
21. Задача верификации логических комбинационных схем (combinational equivalence checking). Основные методы решения указанной задачи.

### **Литература**

1. Ложкин С.А. Лекции по основам кибернетики. — М.: Изд. Отдел ф-та ВМиК МГУ, 2004. — 256 с.
2. Ж.М. Рабаи, А. Чандракасан, Б. Николич Цифровые интегральные схемы. Методология проектирования. – Вильямс, 2007.
3. Brayton R.K., Logic Synthesis. — Univ. of California, Berkeley, 2000.
4. Hatchel G.D., Somenzi F. Logic Synthesis and Verification Algorithms. – Kluwer Academic Publishers, 2002.
5. Giovanni De Micheli Synthesis and Optimization of Digital Circuits. – McGraw-Hill Science/Engineering/Math, 1994.