

Список вопросов к экзамену по курсу
«Математические модели и методы логического синтеза СБИС»
(осенний семестр 2023-2024 уч. года; группа 518/2;
лектор – к.ф.-м.н., доц. Шуплецов М.С.)

Часть I. Задача проектирования цифровых СБИС и связанные с ней модели дискретных управляемых систем

1. Общие сведения о проектировании цифровых СБИС, средства автоматизации проектирования СБИС. Основные стратегии проектирования цифровых СБИС.
2. Методология проектирования СБИС на основе стандартных элементов (ячеек). Программируемые логические интегральные схемы. Системы на кристалле.
3. Уровни абстракции при проектировании цифровых СБИС. Математические модели, используемые для описания различных уровней абстракции цифровой СБИС. Комбинационные и последовательные схемы.
4. Упрощенный маршрут проектирования современных цифровых СБИС.
5. Меры качества разработки цифровых СБИС. Параметры, оптимизируемые при проектировании СБИС. Источники шума в СБИС, влияние шума на цифровые СБИС.
6. N- и P-канальные транзисторы, их проводимость. Логические схемы НЕ, 2-НЕ-ИЛИ и др. Передаточная характеристика по напряжению, запас устойчивости по шуму и поглощение шума на примере КМОП инвертора.
7. Структура и функционирование КМОП-схемы общего вида, правильные комбинационные КМОП-схемы.
8. Синтез комбинационных КМОП-схем на основе структурного моделирования контактных схем (КС), итеративно-контактных схем (ИКС) и схем из функциональных элементов (СФЭ). Примеры и сравнительный анализ разных типов структурного моделирования (СФЭ, КС и ИКС).
9. Связь между логическим и транзисторным уровнем, понятие о технологической библиотеке.
10. Задача поиска минимальных и близких к ним схем для функций от малого числа переменных. Основные подходы к решению данных задач для класса контактных схем.
11. Логическая и транзисторная схемы асинхронной ячейки памяти (защелки), ее функционирование. Схема D-триггера и его связь с единичной задержкой.

Часть II. Логическая оптимизация логических схем

12. Различные способы представления функций алгебры логики (ФАЛ): таблицы истинности, формулы, двоичные решающие диаграммы и схемы из функциональных элементов. Сравнение указанных представлений и их ограничения.

13. Разделяемые приведенные упорядоченные решающие диаграммы. Влияние порядка переменных на сложность решающих диаграмм. Особенности эффективной реализации библиотек для работы с решающими диаграммами.
14. Комбинационные логические сети (КЛС). Задача оптимизации КЛС (различные постановки задач, функционалы качества при оптимизации КЛС). Основные типы преобразований КЛС: исключение, разложение, экстракция, упрощение и подстановка. Примеры преобразований.
15. Разложение КЛС на основе деления. Алгебраическая модель и ядро основных делителей. Методы поиска общих нетривиальных алгебраических делителей.
16. Булевское деление. Алгоритмы булевского деления.
17. Локальная оптимизация вершин КЛС при помощи областей неопределенностей. Неопределенные значения по выполнимости, по управляемости и по наблюдаемости. Алгоритмы расчета данных значений.
18. Конъюнктивно-инверсные графы (And-Inverter Graphs (AIG)). Связь AIG со СФЭ в базисе Поста. Структурное хэширование AIG. Основные типы преобразования AIG. Алгоритмы минимизации AIG.
19. Синхронные логические схемы (СЛС). Связь СЛС со схемами из функциональных элементов и элементов задержки. Алгоритмы временной оптимизации СЛС (Retiming).
20. Моделирование энергопотребления схем. Статическая и динамическая активность схем. Оптимизация энергопотребления последовательных схем при помощи схем управления синхросигналом (clock-gating).

Часть III. Привязка логической схемы к библиотеке

21. Поиск структурных соответствий (structural matching) и функциональных соответствий (Boolean matching). Постановки задач. Рекурсивный алгоритм поиска структурных соответствий. Поиск функциональных соответствий на основе NPN-классификации.
22. Задача поиска подстроки в строки. Алгоритм Ахо-Корасик. Кодирование деревьев при помощи строк. Поиск структурных соответствий при помощи алгоритма Ахо-Корасик.
23. Основные подходы к поиску функциональных соответствий относительно перестановок входов и выходов: метод сигнатур и метод сведения задачи поиска соответствий к задаче выполнимости булевых формул.
24. Общая постановка задачи привязки логической схемы к библиотеке (technology mapping). Общая схема решения (этапы решения). Приведение схемы, разбиение схемы, поиск соответствий, поиск оптимального покрытия. Метод динамического программирования при решении задачи привязки логической схемы к библиотеке.

Часть IV. Тестирование и верификация логических схем

25. Задачи верификации и тестирования логических схем и основные подходы к ее решению. Методы автоматической генерации тестов для схем.

26. Задача выполнимости булевых формул. Основные принципы и подходы к построению эффективных программ для решения указанной задачи.
27. Задача верификации логических комбинационных схем (combinational equivalence checking). Основные методы решения указанной задачи.

Литература

1. Ложкин С.А. Лекции по основам кибернетики. — М.: Изд. Отдел ф-та ВМиК МГУ, 2004. — 256 с.
2. Ж.М. Рабай, А. Чандракасан, Б. Николич Цифровые интегральные схемы. Методология проектирования. – Вильямс, 2007.
3. Brayton R.K., Logic Synthesis. — Univ. of California, Berkeley, 2000.
4. Hatchel G.D., Somenzi F. Logic Synthesis and Verification Algorithms. – Kluwer Academic Publishers, 2002.
5. Giovanni De Micheli Synthesis and Optimization of Digital Circuits. – McGraw-Hill Science/Engineering/Math, 1994.