

# Математические модели и методы логического синтеза СБИС

Осень 2015



# Лекция 2


# План лекции

- **Полевые транзисторы, принцип их работы и устройство.**
  - N- и P-канальные транзисторы, их проводимость. Логические схемы НЕ, 2-НЕ-ИЛИ и др.
- **Модель комбинационных логических схем на КМОП-транзисторах.**
  - Структура и функционирование КМОП-схемы общего вида, правильные комбинационные КМОП-схемы.
  - Синтез комбинационных КМОП-схем на основе структурного моделирования контактных схем (КС), итеративно-контактных схем (ИКС) и схем из функциональных элементов (СФЭ).  
Примеры и сравнительный анализ разных типов структурного моделирования (СФЭ, КС и ИКС).
  - Связь между логическим и транзисторным уровнем, понятие о технологической библиотеке.




# Полевые транзисторы, принцип их работы и устройство

Лекция 2




# Полевые транзисторы, принцип их работы и устройство



# Полевые транзисторы, принцип их работы и устройство




- р-канальный МОП-транзистор; Проводит от  $u$  к  $v$  и обратно тогда и только тогда, когда на затворе  $w$  – низкий потенциал (“0”).




- n-канальный МОП-транзистор; Проводит от  $u$  к  $v$  и обратно, тогда и только тогда, когда на затворе  $w$  – высокий потенциал (“1”).


# Простейшие логические схемы на КМОП-транзисторах



НЕ - инвертор



2-НЕ-И




2-НЕ-ИЛИ

# Модель комбинационных логических схем на КМОП транзисторах


Лекция 2



# Структура комбинационных КМОП-схем



# Правильные комбинационные КМОП-схемы



- Потенциал “1” в вершине  $u$  в момент времени  $t$  формируется тогда и только тогда, когда к этому моменту сформировались: цепь  $C$  из “1” в  $u$ , состоящая из открытых р-транзисторов, и сечение  $S$ , состоящее из закрытых транзисторов р- и п- типа, которое отрезает  $u$  от “0”. Аналогичным образом в вершине  $u$  формируется потенциал “0”.
- КМОП-схема  $\Sigma$  – правильная комбинационная схема, если на любом наборе значений входных переменных  $\Sigma$  в процессе её функционирования в любой управляющей или выходной вершине  $\Sigma$  таким образом будет сформирован один из потенциалов “0” или “1”.

# Правильные комбинационные КМОП-схемы

- $U_{\text{КМОП}}^{\text{ПК}}$  - класс правильных комбинационных КМОП схем.
- Предполагается, что схемы из  $U_{\text{КМОП}}^{\text{ПК}}$  не имеют входных переменных, подаваемых в каналы транзисторов.
- Сложность  $L(\Sigma)$  схемы  $\Sigma$  – число её транзисторов.
- Задержка  $D(\Sigma)$  схемы  $\Sigma$  – максимальная длина пути от полюсов 0 и 1 до выходов  $\Sigma$ .

# Правильные комбинационные КМОП-схемы

- $V(\Sigma)$  – множество внутренних вершин (отличных от 0 и 1) схемы  $\Sigma$ .
- $v_i(\alpha) \in V(\Sigma), i \in [1, |V|]$ , - значение потенциала в вершине  $v_i$  при подаче на входы  $\Sigma$  набора значений  $\alpha$ .
- В каждой вершине может сформироваться значение 0, 1 или неопределенное значение “-”.
- Динамическая активность  $S(\Sigma; \alpha, \beta)$  схемы  $\Sigma$  при переключении с набора  $\alpha$  на набор  $\beta$  задается формулой:

$$S(\Sigma; \alpha, \beta) = \sum_{i=1}^{|V|} I(0 \rightarrow 1) \vee I("-" \rightarrow 1)$$

# Некоторые классы «неправильных» комбинационных КМОП-схем




Схема с проблемами переключения  
Дифференциальная каскодная  
логика переключения напряжения  
(Differential Cascode Voltage Switch  
Logic(DCVSL))

Схема с нагрузочным транзистором  
Стандартизованная логика  
(ratioed logic)