Языки описания схем — различия между версиями

Материал из Кафедра математической кибернетики
Перейти к: навигация, поиск
Строка 1: Строка 1:
Курс по магистерской программе Дискретные управляющие системы и их приложения.
+
Обязательный курс для студентов группы 518/2. Курс проводит [[Подымов Владислав Васильевич]]
  
Чтение курса обеспечивается кафедрой математической кибернетики, лектор — к.т.н. Мелик-Адамян Арег Фрикович (areg@cs.msu.ru).
+
= Материалы занятий =
  
Объем курса 32 ч. Начало курса 01.09.2015, ауд. 704, время уточняется.
+
''Здесь будут выкладываться план и слайды занятий по мере их проведения''
  
Цель курса — знакомство студентов с основами проектирования цифровых схем с использованием языка Verilog. Курс решает следующие задачи: понять принципы и методологии цифрового проектирования на уровнях вентильном и схемотехническом с использованием как комбинационной, так и последовательной логики, познакомиться с современными инструментами проектирования, понять принципы тактирования и управления состояниями схем, понять принципы и методологии специфицирования схем и синтеза схем на логическом уровне. Сформировать системное представления об высокоуровневой методологии проектирования цифровых схем.
+
= Условия получения зачёта =
  
== Структура и содержание курса ==
+
''Раздел будет заполнен позже''
<div style="max-width:1000px">
+
{| width="100%" border="1" cellspacing="0" cellpadding="5" align="center"
+
!| №
+
!| Темы
+
!| Трудоёмкость в зач. ед.
+
(количество часов)
+
|-
+
| align="center" | 1
+
| Введение в курс. Цифровая схема. Понятие маршрута проектирования. Типы цифровых схем. Процесс изготовления схем
+
| align="center" | 2
+
|-
+
| align="center" | 2
+
| Элементы синхронного цифрового проектирования – вентили, элементарные логические схемы
+
| align="center" | 2
+
|-
+
| align="center" | 3
+
| Введение в язык Verilog
+
| align="center" | 2
+
|-
+
| align="center" | 4
+
| Последовательные схемы
+
| align="center" | 2
+
|-
+
| align="center" | 5
+
| Введение в симуляцию и синтез. Синтез в ПЛИС
+
| align="center" | 4
+
|-
+
| align="center" | 6
+
| Комбинационные схемы
+
| align="center" | 2
+
|-
+
| align="center" | 7
+
| Управление синхросигналом (timing)
+
| align="center" | 2
+
|-
+
| align="center" | 8
+
| Элементы АЛУ: сумматоры, умножители, регистры
+
| align="center" | 2
+
|-
+
| align="center" | 9
+
| Проектирование конечного автомата. Проектирование однотактового процессора типа MIPS
+
| align="center" | 4
+
|-
+
| align="center" | 10
+
| Параллелизм и конвейеризация. Внешние интерфейсы
+
| align="center" | 2
+
|-
+
| align="center" | 11
+
| Проектирование памяти, и их интеграция в единую цифровую систему
+
| align="center" | 2
+
|}
+
</div>
+
  
== Основная литература ==
+
= Литература =
 +
== Основная ==
 
* Harris, Harris, Digital Design and Computer Architecture, 2nd  Edition, Elseveir, 2013
 
* Harris, Harris, Digital Design and Computer Architecture, 2nd  Edition, Elseveir, 2013
 
* Thomas, Moorby, The Verilog Hardware Description Language, 5th Edition, Springer, 2008
 
* Thomas, Moorby, The Verilog Hardware Description Language, 5th Edition, Springer, 2008
  
== Дополнительная литература ==
+
== Дополнительная ==
 +
* J. Hennesy, D. Patterson, Computer Organization and Design: The Hardware/Software Interface, 5th Edition, Morgan Kaufmann, 2013
 
* S. Palnitkar, Verilog HDL, 2nd Edition, 2003
 
* S. Palnitkar, Verilog HDL, 2nd Edition, 2003
 
* F. Vahid, Digital Design with RTL Design, VHDL, and Verilog 2nd Edition, Wiley, 2010
 
* F. Vahid, Digital Design with RTL Design, VHDL, and Verilog 2nd Edition, Wiley, 2010
* J. Hennesy, D. Patterson, Computer Organization and Design: The Hardware/Software Interface, 5th Edition, Morgan Kaufmann, 2013
 
  
 
[[Категория:Лекционные курсы кафедры МК]]
 
[[Категория:Лекционные курсы кафедры МК]]
 
[[Категория:Магистерская программа Дискретные управляющие системы и их приложения]]
 
[[Категория:Магистерская программа Дискретные управляющие системы и их приложения]]

Версия 12:01, 28 августа 2017

Обязательный курс для студентов группы 518/2. Курс проводит Подымов Владислав Васильевич

Материалы занятий

Здесь будут выкладываться план и слайды занятий по мере их проведения

Условия получения зачёта

Раздел будет заполнен позже

Литература

Основная

  • Harris, Harris, Digital Design and Computer Architecture, 2nd Edition, Elseveir, 2013
  • Thomas, Moorby, The Verilog Hardware Description Language, 5th Edition, Springer, 2008

Дополнительная

  • J. Hennesy, D. Patterson, Computer Organization and Design: The Hardware/Software Interface, 5th Edition, Morgan Kaufmann, 2013
  • S. Palnitkar, Verilog HDL, 2nd Edition, 2003
  • F. Vahid, Digital Design with RTL Design, VHDL, and Verilog 2nd Edition, Wiley, 2010