Архитектурные особенности современных вычислительных систем

Материал из Кафедра математической кибернетики
Версия от 18:03, 9 февраля 2019; Root (обсуждение | вклад)

(разн.) ← Предыдущая | Текущая версия (разн.) | Следующая → (разн.)
Перейти к: навигация, поиск


Спецкурс для студентов 3-5 курсов, магистрантов.

Лекции проходят по понедельникам, в 16:30 в аудитории 714.

Лектор — к.т.н. Мелик-Адамян Арег Фрикович.

Аннотация курса

Курс нацелен на получение глубоких знаний об устройстве и принципах функционирования современных компьютеров и микропроцессоров, основных направлениях и тенденциях их развития, принципах, лежащих в основе проектирования высокопроизводительных систем, а также изучение влияния архитектурных особенностей на качество их работы на различных классах прикладных программ и влияние с архитектурной оптимизацией прикладных программ на уровне компилятора.

Статьи

Слушателям будет предложены классические статьи по тематике. Обсуждение статей будет происходить во время занятий и на итоговом экзамене. Будет предложено по одной статье в неделю.

Предварительное расписание курса

Тема лекции Материал Примечание
1. Введение Гл. 1, Прилож. A
2. Метрики, ISA, конвейерность Прилож. B
3. Иерархия памяти Прилож. С
4. Параллельность на уровне команд. Часть 1. Гл. 2.1-2.6 Статья #1
5. Параллельность на уровне команд. Часть 2. Гл. 2.7-2.12, Гл. 3.1-3.4 Статья #1, ч.2
6. VLIW, Статическое планирование ILP Прилож. G Статья #2: Limits of ILP
7. Векторные системы Прилож. F Статья #3
8. Системы памяти Прилож. C.1-C-3 Статья #4
9. Виртуальная память Прилож. C.4-C.8, Гл. 5 Статья #5
10. Многопроцессорные системы, Часть 1. Гл. 4 Статья #6
11. Многопроцессорные системы, Часть 2. Статья #7
12. Многопоточность Гл. 5.1-5.3 Статья #8
13. Встраиваемые системы Прилож. D Статья #9
14. Виртуальные машины Гл. 5.4-5.9 Статья #10
15. Системы ввода/вывода Гл. 6
16. Параллельные архитектуры Прилож. H

Литература

  • "A new approach to the functional design of a digital computer", R.S. Barton, AFIPS Conference Proceedings, Vol. 19, 1961, pp393-396.
  • "Design of the B5000 system", W. Lonergan, P. King, Datamation, Vol. 7 No. 5, May 1961, pp28-32. B5000 Descriptor
  • "Architecture of the IBM System/360", G. M. Amdahl, G. A. Blaauw, F. P. Brooks Jr., IBM J. Res. Develop. Vol. 8, No. 2, 1964
  • "The case for the reduced instruction set computer", D. A. Patterson and D. R. Ditzel, SIGARCH Computer Architecture News, Vol. 8, No. 6, 1980, pp25-33.
  • "Comments on 'The case for the reduced instruction set computer' by Patterson and Ditzel", D. W. Clark and W. D. Strecker, SIGARCH Computer Architecture News, Vol. 8, No. 6, 1980, pp34-38.
  • "Limits of Instruction-Level Parallelism", David W. Wall, WRE Report 93/6.
  • "The Cray-1 Computer System", Richard M. Russel, CACM 21(1), January 1976.
  • "The Cydra 5 Departmental Supercomputer: Design Philosophies, Decisions, and Trade-offs", B. Rau et al, IEEE Computer, January 1989
  • "Shared Memory Consistency Models: A Tutorial", Sarita Adve, Kourosh Gharachorloo, DEC WRL Techreport 95/7, September 1995.
  • "Multiprocessors should support simple memory-consistency models", Mark Hill, IEEE Computer, August 1998.


Приложения