Языки описания схем

mk.cs.msu.ru ightarrow Лекционные курсы ightarrow Языки описания схем

Блок 19

Verilog: Примеры комбинационных схем с непрерывным присваиванием Лектор:
Подымов Владислав Васильевич
E-mail:
valdus@yandex.ru

Пример 1

```
module M(input wire x, y, output wire u, v);
  assign u = x && y || !x && !y;
  assign v = !u;
endmodule
```

Программная семантика модуля:


u					V			
		\mathcal{X}/\mathcal{Z}		х	0	\mathcal{X}/\mathcal{Z}	1	
0	1	\mathcal{X}	0	0	0	\mathcal{X}	1	
\mathcal{X}/\mathcal{Z}	\mathcal{X}	\mathcal{X}	\mathcal{X}	\mathcal{X}/\mathcal{Z}	\mathcal{X}	\mathcal{X}	${\mathcal X}$	
1	0	Х Х Х	1	1	1	X X X	0	

Аппаратная семантика модуля может быть, например, такой:




Пример 2

Программная семантика модуля:



Аппаратная семантика модуля может быть, например, такой:



Пример 3

```
Реализация сумматора трёхразрядных чисел: 1
          module adder_cell(input wire x, y, cin,
                             output wire sum, cout);
             assign {cout, sum} = x + y + cin;
           endmodule
  module adder(input wire [2:0] x, y, output wire [3:0] z);
    adder_cell cell1(.x(x[0]), .y(y[0]), .cin(1'b0),
                      sum(z[0]). cout(c1): //^2
    adder_cell cell2(.x(x[1]), .y(y[1]), .cin(c1),
                      .sum(z[1]), .cout(c2));
    adder_cell cell3(.x(x[2]), .y(y[2]), .cin(c2),
                      .sum(z[2]), .cout(z[3]);
  endmodule
```

1 Не реализуйте сумматор так!

2 **ВНИМАНИЕ!** Каждая необъявленная точка *по определению* имеет тип wire — в том числе точки c1 и c2

Это просто демонстрация возможностей языка